Academia.edu no longer supports Internet Explorer. To browse Academia.edu and the wider internet faster and more securely, please take a few seconds to upgrade your browser. Academia.edu no longer supports Internet Explorer. To browse Academia.edu and the wider internet faster and more securely, please take a few seconds to upgrade your browser.  BÀI 4: MẠCH ĐẾM KHÔNG ĐỒNG BỘ Trong những phần trước ta đã được biết đến 2 loại mạch tuần tự cơ bản là mạch lật và mạch ghi dịch; và cũng biết rằng nhiều FF nối lại với nhau có thể hoạt động như một mạch đếm hay thanh ghi (nhớ nhiều bit). Nhưng đó mới chỉ là những mạch nhớ cơ bản, phần này sẽ đề cập đến chi tiết hơn cấu tạo, hoạt động và nhiều ứng dụng của nhiều mạch đếm khác nhau. Phần lớn chúng ở dạng mạch tích hợp. Hệ thống số ngày nay sử dụng khá nhiều loại mạch đếm, có thể dùng để đếm xung, đếm sản phẩm, đếm làm đồng hồ, định thời gian … và rõ ràng chúng là các mạch logic nên chính xác và dễ dàng thiết kế hơn nhiều so với các loại mạch tương tự. 1.1 Đếm không đồng bộ theo hệ nhị phân (chia 2) Mạch đếm lên Hình dưới đây trình bày một mạch đếm gồm 4 FF T mắc nối tiếp. Các ngõ vào T (hay J=K) của cả 4 tầng FF đều để trống hay nối lên +Vcc. Xung cần đếm được đưa vào ngõ ck tác động cạnh xuống của tầng FF đầu tiên (nó có thể là một chuỗi xung vuông có chu kì không cố định) Các ngõ ra Q lần lượt được nối tới ngõ vào đếm ck của tầng sau nó (nếu có). Chúng được đặt tên là Q0 (LSB), Q1, Q2, Q3 (MSB) Hình 3.3.1 Bộ đếm nhị phân 4 bit không đồng bộ cơ bản Hình 3.3.2 Giản đồ thời gian xung của ngõ vào và các ngõ ra bộ đếm : Mạch sẽ đếm như thế nào? Mạch đếm thường hoạt động ở trạng thái ban đầu là 0000 do đó một xung tác động mức thấp sẽ được áp vào ngõ Cl của các tầng FF để đặt trạng thái ngõ ra là 0000. Khi xung đếm ck tác động cạnh xuống đầu tiên thì Q0 lật trạng thái tức là Q0 = 1. Ở cạnh xuống thứ 2 của xung ck, Q0 lại lật trạng thái một lần nữa, tức là Q0 = 0. Như vậy cứ sau mỗi lần tác động của ck Q0 lại lật trạng thái một lần, sau 2 lần ck tác động, Q0 lặp lại trạng thái ban đầu, do đó nếu xung ck có chu kì là T và tần số là f thì xung ngõ ra Q0 sẽ có chu kì là 2T và tần số còn 1/2f. Như vậy xung đếm ck đã được chia đôi tần số sau 1 tầng FF. Do Q0 lại trở thành ngõ vào xung đếm của FF thứ 2 (FF B) nên tương tự tần như vậy fQ1 bằng một nửa fQ0. Với 4 tầng FF thì fQ3 = 1/2fQ2 = 1/4fQ1 = 1/8fQ0 = 1/16f Như vậy với 4 FF ta có 16 trạng thái logic ngõ ra từ 0000(010) ở xung đếm đầu tiên đến 1111 (1510) ở xung đếm thứ 16, tức là trị thập phân ra bằng số xung đếm vào và vì vậy đây là mạch đếm nhị phân 4 bit (có 4 tầng FF, tần số được chia đổi sau mỗi tầng) hay mạch đếm chia 16 Mạch được xếp vào loại mạch đếm lên vì khi số xung đếm vào tăng thì số thập phân ra tương ứng cũng tăng. Nhưng để ý rằng chỉ có 16 trạng thái ra nên ở xung đếm ck thứ 16 mạch được tự động xoá về 0 để đếm lại. Muốn có nhiều trạng thái ra hơn thì phải nối thêm tầng FF. Tổng quát với hoạt động như trên nếu có n FF thì sẽ tạo ra 2n trạng thái ngõ ra. Số trạng thái ngõ ra hay số lượng số đếm khác nhau còn được gọi là Modulus (viết tắt : Mod) do đó, mạch đếm trình bày ở trên còn gọi là mạch đếm mod 16 Bảng sự thật của mạch đếm nhị phân 4 bit như sau :
Nhìn vào giản đồ xung và bảng trạng thái hoạt động của mạch đếm này ta thấy rằng không phải lúc nào các trạng thái logic các ngõ ra đều thay đổi theo nhịp xung đếm ck đầu vào nên ở đây chỉ là mạch đếm không đồng bộ. Giải mã mạch đếm Với bộ đếm như trên thì có thể làm được gì ? Chắc chắn là nó có nhiều ứng dụng rồi, hãy xét qua một số ví dụ sau : Ở phần mạch giải mã để hiển thị led 7 đoạn, mạch đếm đã được ứng dụng để tạo số đếm cho mạch giải mã từ 0000(0) đến 1010(910) Còn đây là 1 ứng dụng đơn giản khác : yêu cầu được đặt ra là phải biết được mạch đếm đến một số nào đó (chẳng hạn 5) rồi hiển thị ra led. Bạn đọc có thể dễ dàng nghĩ ngay đến việc sử dụng cổng logic để tạo trạng thái ngõ ra làm sáng led từ tổ hợp trạng thái logic ngõ vào khi mạch đếm đến 5. Cách mắc sẽ như sau : Hình 3.3.3 Giải mã mạch đếm để hiển thị ra led Vậy là ta đã có một trò chơi điện tử đơn giản theo kiểu may mắn. Cho bộ đếm hoạt động, người chơi sẽ nhấn một nút vào một thời điểm bất kì để ngưng cấp xung đếm ck, mạch đếm sẽ dừng lại ở con số đang đếm đến. Nếu số này làm đèn led sáng thì người chơi sẽ thắng. Tất nhiên để hoàn chỉnh ta cần phải có một mạch dao động để cấp xung ck cho mạch đếm chạy (bạn có thể tạo mạch dao động từ cổng logic hay mạch chốt kết hợp với linh kiện thụ động R, C như đã nói ở phần trước). Một ứng dụng đơn giản khác là dùng mạch đếm này để tạo khoảng xung vuông điều khiển tải (chẳng hạn động cơ chạy hay mở van xả) trong khoảng thời gian 3s đếm từ số 7 đến số 10 Giải pháp để giải bài toán trên là sẽ dùng cổng logic để tạo mạch giải mã số 0111(710) để kích ngõ ra lên cao rồi giải mã số 1010(1010) để kích ngõ ra xuống thấp trở lại. Hai đường giải mã này được đưa vào ngõ Pr và Cl của mạch chốt để đặt ngõ ra lên mức cao khi Pr và xoá nó khi Cl. Mạch thực hiện kết nối như sau : Hình 3.3.4 Giải mã mạch đếm điều khiển tải Trong đó NAND1 sẽ giải mã số 7 còn Nand2 sẽ giải mã cho số 10. Ở số đếm thứ 7 của mạch đếm ngõ ra Nand1 xuống thấp preset mạch chốt đặt Q lên cao. Đến khi đếm tới 10 thì ngõ ra nand2 khi này xuống thấp (tất nhiên Nand1 đã trở lại cao rồi) thực hiện xoá ngõ ra Q làm Q xuống thấp. Khi mạch đếm đến 7 trở lại thì khoảng xung vuông lại xuất hiện. Nó có tính chu kỳ. Thời gian tồn tại xung vuông được quyết định bởi tần số (chu kì) mạch dao động cấp cho xung ck của mạch đếm, nếu Tck = 1s thì T = 3s. Do đó ta có thể thay đổi f mạch dao động để thay đổi khoảng thời gian điều khiển tải. Bây giờ bạn hãy thiết kế bộ trò chơi đó chỉ cần dùng 3 FF T (tạo 8 trạng thái ra). Khi người chơi nhấn dừng mạch đếm ở số 5 hay số 10 thì đèn led sẽ sáng. Mạch đếm xuống Ở trước là mạch đếm lên lần lượt chia 2 tần số, số hệ 10 ra tương ứng là từ 0 đến 15. Cũng có khi cần mạch đếm xuống từ 15 xuống 0 chẳng hạn, cách nối mạch sẽ như thế nào? Hình dưới trình bày cấu trúc mạch đếm xuống nhị phân 4 bit. Ngõ ra Q lần lượt của tầng trước sẽ được nối đến ngõ vào ck của tầng sau đó. Xung đếm ck vẫn tác động ở mức thấp Hình 3.3.5 Mạch đếm xuống 4 bit không đồng bộ Các ngõ ra và cách thức xoá mạch, đưa xung vào giống như ở trước. Ngõ ra Q của tầng FF đầu dổi trạng thái ở đổi cạnh xuống của xung vào các ngõ ra khác đổi trạng thái ở cạnh xuống của ngõ ra Q', tức là cạnh lên của ngõ ra Q0 của FF kề trước. Dạng sóng ở ngõ vào và các ngõ ra cùng với mức logic sau mỗi xung vào và kết quả số đếm được trình bày như hình dưới đây. Để ý rằng sau xung ck đầu tiên thì mạch se đếm ngay lên số đếm cao nhất là 15 rồi dần dần xuống 14, … cho tới 0 tổng cộng sau 15 xung ck và tới xung ck thứ 16 mạch sẽ tự động xoá về 15 để đếm xuống trở lại. Hình dưới đây trình bày cả 2 dạng sóng của mạch đếm lên và xuống bạn có thể so sánh chúng để thấy rõ hơn nguyên lí của sự đếm lên và đếm xuống. hình 3.3.6 So sánh dạng sóng đếm lên và đếm xuống Hãy nối dây 4 FF T để tạo ra mạch đếm lên, mạch đếm xuống chia 16, có ngõ ck tác động mức cao. Hãy thay FF T bằng FF JK và thiết kế tương tự Thêm một bước nữa là cũng với từng ấy FF ta sẽ thiết kế mạch để có thể đếm lên đếm xuống đều được. Nhận thấy mạch đếm lên hay xuống là do nối từ ngõ raĠ của tầng trước tới ngõ vào ck của tầng sau do đó ở đây sẽ phải dùng một cổng OR cho 2 ngõ vào. Việc đếm lên xuống được quyết định bởi một ngõ điều khiển chọn chế độ lên hay xuống. Cấu trúc của mạch sẽ được thiết kế như sau : Hình 3.3.7 Mạch đếm lên hay xuống Muốn có cả hai dạng sóng đếm lên và đếm xuống như hình ta có thể lấy ra cùng lúc từ các ngõ đảo và không đảo của các tầng FF giống như hình sau : Hình 3.3.8 Mạch đếm lấy ra dạng sóng đếm lên và đếm xuống Mạch đếm tự dừng Các mạch đếm ở trước tự động quay vòng (đếm lên hết 15 rồi reset để trở lại đếm từ đầu hay đếm xuống đến 0 thì reset trở lại đếm từ 15 xuống) nếu tiếp tục cấp xung Ck cho mạch đếm. Bây giờ có một yêu cầu là mạch sẽ phải dừng đếm ở một con số nào đó định trước (chẳng hạn 10). Để thực hiện nó ta phải tìm cách dừng FF đầu tiên. Một cách mà chúng ta đã dùng ở phần “trò chơi may mắn” đó là ngưng cấp xung ck vào; nếu muốn mạch tự động làm, có thể dùng cổng logic tổ hợp để khống chế ngõ vào T (chung) của tầng đầu, các ngõ vào cổng logic sẽ là các mã số đếm của số đang đếm tới mà muốn dừng. Hình dưới đây trình bày cách thực hiện: Hình 3.3.9 Mạch đếm tự dừng ở số đếm 10 1.2 Mạch đếm không đồng bộ không theo hệ nhị phân (chia 2) Với mạch đếm dùng n FF mắc nối tiếp thì số mod (số trạng thái logic ra) là 2n, và mạch sẽ đếm từ 0 đến 2n – 1 (4 FF đếm tới 16 trạng thái). Trong nhiều trường hợp ta cần mạch đếm có số mod không theo 2n, chẳng hạn đếm mod 10 (còn gọi là mạch đếm thập giai hay mạch đếm chia 10) rất hay dùng để hiển thị kết quả đếm ở dạng hệ 10, hay ví dụ khác là trong đồng hồ số cần mạch đếm chia 6 và chia 12 để hiển thị giờ và phút hay bất kì mạch đếm chia mod n nào.Thường thì trong mạch đếm lên số đếm tăng theo thứ tự liên tục từ 0 đền 2n – 1 rồi quay về 0 để đếm trở lại. Nhưng cũng có thể không tăng theo thứ tự hay thứ tự nhưng không liên tục miễn là đủ số trạng thái n. Trở lại mạch đếm tự dừng ở hình trên : khi đếm tới một số định sẵn (số 10) mạch sẽ tự dừng, vậy ta có thể cho mạch tiếp tục chạy để đếm trở lại bằng cách đưa ngõ đó tới chân clear thay vì đưa tới chân J, K. Hình mạch đếm mod 10 được nối như sau : Hình 3.3.10 Mạch đếm mod 10 Cần để ý là ở xung đếm ck thứ 10 khi số đếm vừa lên 10 thì các trạng thái logic ngõ ra được đưa về khống chế ngõ Cl ngay do đó có thể thấy là số 10 không kịp hiện ra đã phải chuyển về 0. Thực tế thì do thời gian trì hoãn giữa các cổng logic khoảng vài ns nên vẫn có số đếm 10 trong khoảng thời gian này, ta chỉ quan tâm tới ảnh hưởng này khi cần đòi hỏi mạch hoạt động với độ chính xác cao như trong máy vi tính chẳng hạn. Ảnh hưởng của trì hoãn được thể hiện rõ hơn qua giản đồ xung sau Hình 3.3.11 Trì hoãn truyền của mạch đếm không đồng bộ mod 10 Thực tế thì cách thiết kế mạch đếm không theo hệ nhị phân lợi dụng ngõ clear như ở trên không được dùng do: + Các ngõ ra do được nối với tải khác nhau ảnh hưởng đến ngõ đưa về, rồi trì hoãn truyền qua các cổng logic nữa sẽ phát sinh xung nhọn, các tầng FF sẽ không được xoá đồng thời + Hơn nữa ngõ clear không còn được tự do để xoá mạch lúc mong muốn. Do vậy có một cách tạo mạch đếm trên là nghiên cứu sự liên hệ giữa các trạng thái ở các ngõ ra rồi thử nối chúng với các ngõ vào J, K của tầng nào đó cho tới khi thoả bảng trạng thái. Hãy xem cách nối như thế nào: Trước hết hãy nhìn vào giản đồ xung của mạch đếm mod 16. Tới số đếm thứ 10 thì mạch phải reset trở lại. - Ngõ ra Q0 không thay đổi gì dù có được xoá hay không vì nó theo xung ck - Ngõ ra Q1 tới đó phải giữ nguyên trạng thái trong 2 chu kì của xung ck nữa do đó ngõ J, K phải ở mức 0 trong khoảng thời gian này, ta có thể nối từ chân Q3 về J1, K1 vì lúc này Q3 đang ở mức 0 (nó cũng lên 1 sau khi bị xoá) - Ngõ ra Q2 tới lúc xoá vẫn ở 0 nên không cần thay đổi gì tầng FF 2 - Ngõ ra Q3 khi xoá phải trở lại mức 0 ban đầu, lúc này Q1 ở cao, Q2 ở thấp đồng thời Q0 đang đi xuống, do đó có thể nối Q0 tới ngõ ck của FF 3 và nối cổng and từ Q1 và Q2 Kết quả nối mạch như sau: hình 3.3.12 Mạch đếm mod 10 Cuối cùng kiểm tra lại thấy thoả hoạt động. Nhưng cách này xem ra “khá rắc rối và như là đoán mò”. Thực ra nó lại rất hay, nó có một phương pháp thiết kế rất đúng và bài bản ta sẽ gặp lại ở phần thiết kế mạch đếm đồng bộ ở phần sau. Có rất nhiều IC đếm không đồng bộ cả họ TTL và CMOS. Ở đây chỉ giới thiệu một số IC hay dùng : Mạch có tới 2 đầu vào xung nhịp CP (clock pulse) cũng chính là xung ck mà ta đã biết) cho tầng 0 và tầng 1 để dễ thiết kế nhiều ứng dụng. Hai ngõ vào không đồng bộ MR1 và MR2 (master reset) nếu cùng tác động mức cao thì sẽ hoạt động như chân clear để xoá mạch. Sơ đồ logic và sơ đồ khối của IC như sau : Hình 3.3.13a Kí hiệu khối và chân ra của 74LS293 Hình 3.3.13b Cấu trúc mạch của 74LS293 74LS293 là IC đếm không đồng bộ nhiều kiểu bit ra tuỳ cách mắc dây. Đếm mod 16 : Xung nhịp vào sẽ vào chân CP0; chân CP1 nối tới ngõ ra Q0; MR1, MR2 nối chung xuống mass để mạch xoá tự động Hình 3.3.13c 74LS293 đếm mod 16 Đếm mod 10 Xung nhịp vẫn vào chân CP0; chân CP1 nối tới Q0 để cho đủ số trạng thái lên đến 10, khi đếm đến 10 Q1, Q3 lên mức cao nên được nối về MR1 và MR2 để xoá mạch Hình 3.3.13d 74LS293 đếm mod 10 Đếm mod 14 CP0, CP1 vẫn nối dây như cũ khi đếm tới 14 thì Q3Q2Q1Q0 là 1110 do đó phải nối Q3 tới MR1, Q2, Q1 tới MR2 qua cổng nand. Hình 3.3.13e 74LS293 đếm mod 14 74LS90, 74LS92, 74LS93 3 IC trên cùng các loạt của nó (LS, HC, …) cũng rất hay dùng. Sơ đồ mạch và sơ đồ chân như hình. Cũng giống như 74LS293 tầng FF đầu khá độc lập để dùng linh hoạt hơn, muốn đếm đầy đủ số trạng thái của IC thì cần phải nối ngõ ra Q0 tới ngõ vào B; hai ngõ reset thường nối AND đề xoá mạch đếm khi đưa lên cao. Khi đếm lên thì cần phải cho 1 trong 2 ngõ này lên cao trong chốc lát (khoảng vài mươi ns) rồi đưa xuống thấp trở lại. Riêng 74LS90 có thêm 2 ngõ reset 9 (R9(0) và R9(1)). Bình thường một trong hai hoặc cả 2 ngõ này được giữ ở thấp, muốn ngõ ra có số đếm là 9 thì phải đưa cả 2 ngõ lên cao.Như vậy ta có thể dùng 74LS93 để làm mạch đếm mod 10, mod 12 hay mod 16 giống như 74LS293 ở trên. Cách mắc dây bạn có thể dễ dàng làm được. Hình 3.3.14a Chân ra IC đếm 74LS90 74LS92 74LS93 Hình 3.3.14b kí hiệu khối của 74LS90 74LS92 74LS93 Còn khi cần số mod lớn ta có thể dùng 4020 (mod 16384 tức 14 tầng FF) hay 4040 (mod 4096 tức 12 tầng FF). Do dùng nhiều tầng FF và lại thuộc loại CMOS cũ nên tần số hoạt động khá giới hạn chỉ khoảng 2MHz. Page 2BÀI 5: MẠCH ĐẾM ĐỒNG BỘ Ở phần trước ta đã biết rằng những mạch đếm không đồng bộ khi có nhiều tầng FF sẽ tích luỹ nhiều trì hoãn truyền của mỗi tầng làm cho nó lớn hơn cả chu kì đếm xung khiến toàn mạch có thể hoạt động sai logic nhất là khi hoạt động ở tần số cao. Như ở mạch đếm bốn bit chia 2 đã nói ở trước : khi số đếm tăng từ 1110 lên 1111 chỉ cần chờ ngõ ra của FF 0 thay đổi nên chỉ mất 1tD. Khi số đếm tăng từ 1011 lên 1100 đòi hỏi ba FF chuyển mạch liên tiếp nên sẽ phải mất 3tD. Trường hợp nữa khi số đếm tự động reset về 0000 thì cả 4 FF đều chuyển trạng thái do đó trì hoãn truyền sẽ là 4tD. Có thể khắc phục những giới hạn này bằng việc sử dụng bộ đếm đồng bộ hay còn gọi là bộ đếm song song bởi vì tất cả các tầng đều được kích bởi cùng một xung nhịp Ck đầu vào. Khi đó các FF chuyển mạch cùng một lúc khiến thời gian trì hoãn của mạch đếm bằng trì hoãn truyền của một FF bất kể số tầng. Để đảm bảo hoạt động đúng, một số cổng logic được thêm vào để khống chế ngõ vào J, K (T). Trước hết là mạch đếm chia 16. 2.1 Đếm lên chia 16 Nối dây như thế nào ...? Hình 3.3.16 Mạch đếm lên đồng bộ mod 16 Bảng trạng thái và dạng sóng đếm lên của mạch đếm đồng bộ hoàn toàn giống như ở mạch đếm không đồng bộ do đó ta sẽ dựa vào chúng để xác định xem mạch hoạt động như thế nào. Cũng cần lưu ý là ở đây ta xây dựng mạch đếm lên mod 16 với 4 FF JK có xung Ck tác động cạnh xuống. Ta cũng có thể làm mạch tương tư, với xung ck tác động cạnh lên hay sử dụng FF T thay cho FF JK. Để mạch đếm đúng, ở mỗi xung kích ck tác động cạnh xuống, chỉ có FF nào dự kiến sẽ lật trạng thái mới phải để T = 1(J, K được nối chung với nhau và được coi như là ngõ chung T). Nhìn vào bảng trạng thái hoạt động của bộ đếm lên ta sẽ thấy được cần phải kết nối như thế nào - Ngõ ra Q0 sẽ thay đổi trạng thái theo cạnh xuống của xung kích ck do đó ngõ T0 được để trống (mức cao). - Ngõ ra Q1 đổi trạng thái khi có xung kích xuống Q0 do đó Q0 được đưa thẳng vào ngõ T1 - Ngõ ra Q2 đổi trạng thái khi đếm đến số 4, 8, 12, 0, lúc này thì Q0 và Q1 đều xuống thấp; vậy ngõ vào T2 sẽ là And của hai ngõ vào này - Ngõ ra Q3 đảo trạng thái khi số đếm là 8 và 0 khi này Q0, Q1, Q2 đều tác dụng cạnh xuống, vậy ngõ vào T3 sẽ là And của 2 ngõ vào này Vậy mỗi FF đều phải có đầu vào T được nối sao cho chúng ở mức cao chỉ khi nào đầu ra của các FF trước nó ở mức cao. T0 = 1 T1 = Q0 T2 = Q1.Q2 T3 = Q0.Q1.Q2 và từ đây mạch được kết nối với hai cổng And được thêm vào Hình 3.3.17 Mạch đếm lên đồng bộ mod 16 Trì hoãn truyền của mạch đếm sẽ bằng trì hoãn truyền qua một FF cộng với trì hoãn truyền qua các cổng and. Với mạch đếm đã khảo sát ở trên số tầng là n = 4, số cổng and phải dùng thêm là n – 2 = 2 nhưng thời gian cũng chỉ trì hoãn trên một cổng and thôi nên trì hoãn truyền tổng cộng là : tD = tD(FF) + tD(and) Do trì hoãn truyền của cổng and thì nhỏ hơn nhiều so với trì hoãn truyền của FF nên thời gian này nhỏ hơn so với thời gian tương ứng của mạch đếm không đồng bộ. Điều này còn có ích hơn khi trong mạch có rất nhiều tầng FF và mạch phải hoạt động ở tần số cao. Đây là điểm nổi bật của nó so với mạch đếm không đồng bộ nhưng rõ ràng nó sẽ phải có cấu tạo phức tạp hơn Ví dụ : Hãy xem tần số hoạt động lớn nhất của mạch trên (fmax) khi tD(FF) = 50ns, tD(and) = 20ns và so sánh nó với fmax của mạch đếm không đồng bộ cùng số bit Ta có trì hoãn truyền tổng cộng của mạch là tD = 50 + 20 = 70(ns). Chu kì xung nhịp ck đầu vào Tck phải lớn hơn 70 ns này do đó fmax = 1/70ns = 14,3MHz Bây giờ với bộ đếm mod 16 không đồng bộ fmax = ¼.50ns = 5MHz Như vậy rõ ràng bộ đếm song song hoạt động được ở tần số cao hơn hẳn Bây giờ giả sử cần làm mạch mod 32 từ mod 16, thì ta sẽ phải mắc thêm 1 tầng FF thứ 5. Trì hoãn truyền của đếm song song sẽ vẫn là 70ns suy ra fmax = 14,3MHz. Còn với bộ đếm không đồng bộ thì do có thêm 1 tầng nên fmax = 1/5.50ns = 4MHz, tần số này bị giảm hẳn đi. Ở hình 3.3.17 ở trên là mạch đếm đồng bộ lên, ta có thể xây dựng mạch đếm đồng bộ xuống giống như cách đã làm với mạch đếm không đồng bộ tức là dùng các đầu ra đảo của FF để điều khiển các đầu vào T của tầng kế tiếp. Như vậy với mạch đếm xuống mod 16 thì đầu ra Q sẽ được nối tới T1, T2, T3 và bộ đếm sẽ đếm xuống từ 15, 14, 13,… rồi về 0 để reset trở lại 15. Bây giờ thêm 1 ngõ điều khiển chế độ đếm giống như bên mạch đếm lên xuống không đồng bộ ta đã có mạch đếm lên xuống đồng bộ. K = 1(up) đếm lên, K = 0(down) đếm xuống. Mạch được xây dựng như hình sau (lưu ý xung ck tác động cạnh lên) Hình 3.3.18 Mạch đếm đồng bộ lên hay xuống 2.3 Đếm đồng bộ không theo hệ nhị phân Để thiết kế mạch đếm mod m bất kì từ mạch đếm mod 2n (m <= 2n) ta có thể dùng ngõ clear để xoá mạch khi đếm đến số m, cách khác là nhìn vào giản đồ xung để thử nghiệm việc nối các đầu vào J, K. Ở đây ta sẽ xét đến mạch đếm mod 10 hay dùng Ngoài xung ck được đưa vào tất cả 4 tầng FF thì cần phải giải quyết các ngõ J, K Để ý là khi mạch đếm đến số 10 thì Q0 = 0 và Q2 = 0 không đổi trạng thái khi reset về 0 nên FF 0 và FF 2 được kích bình thường như đã nói. Còn với FF 1, Q1 đổi trạng thái khi Q0 ở cao đồng thời Q1 phải được giữ luôn mức thấp ở số đếm thứ 10, khi này có thể tận dụng đang ở cao cho tới khi reset, vậy J1 = K1 = Q0. Sau cùng với FF 3 Q3 sẽ được reset về 0 khi cả 3 Q0Q1Q2 đều về 0. Vậy J3 = K3 = Q0Q1Q2 Kiểm tra lại thấy rằng mạch đúng là hoạt động đếm chia 10. Bạn có thể xem phần thiết kế mạch đếm đồng bộ ở sau để hiểu rõ cách nối mạch, còn đây là cấu trúc mạch mô tả: Hình 3.3.19 Mạch đếm mod 10 đồng bộ Nhiều bộ đếm song song ở dạng IC tích hợp được thiết kế để có khả năng nạp trước số cần đếm thay vì 0 như ta thường thấy. Số đặt trước là bất kì trong những số có thể ra của mạch và mạch có thể đếm lên hay đếm xuống 1 cách đồng bộ hay không đồng bộ từ số này.Việc này giống như là nạp song song ở ghi dịch vậy, bằng cách tận dụng ngõ Cl và Pr (ngõ không đồng bộ độc lập với ck). Cấu trúc mạch với 3 tầng FF được minh hoạ như hình và hoạt động nạp được thực hiện như sau: hình 3.3.20 Mạch đếm đặt trước 3 bit Giả sử mạch đang đếm hay dừng ở 1 số đếm nào đó Đưa sẵn số đếm có trạng thái cần nạp vào ngõ A B C Đặt một xung mức thấp vào đầu LD (parallel load), xung này sẽ cho phép trạng thái logic ABC qua cổng Nand để đưa vào 3 tầng FF qua 3 ngõ Pr hay Cl (tuỳ thuộc bit mức thấp hay cao). Kết quả là Q0 = A, Q1 = B, Q2 = C Khi LD lên cao trở lại, lúc này nếu có xung nhịp Ck thì mạch sẽ tiếp tục đếm từ số vừa nạp (trước đó ck và các ngõ T không có tác dụng). 2.5 Một số IC đếm đồng bộ Nhóm 74LS160/161/162/163Cả 4 IC đều có cùng kiểu chân và các ngõ vào ra tương tự nhau; có xung ck nảy ở cạnh xuống do trong cấu tạo có thêm mạch đệm sau ngõ đồng bộ; có khả năng nạp song song; preset đồng bộ; có thể nối chồng nhiều IC để có số mod lớn hơn nhiều do có - LS160, LS161 là IC đếm chia 10 còn LS161 và LS163 là đếm chia 16 - LS160 và LS161 có chân xoá Cl không đồng bộ còn LS161, LS163 có chân xoá Cl đồng bộ Nhóm 74190, 7419174LS190 là mạch đếm chia 10 còn 74LS191 là mạch đếm chia 16. Chúng có kiểu chân ra như nhau và chức năng cũng như nhau - Chân EnG (enable gate) là ngõ vào cho phép tác động ở thấp; chân U/D là ngõ cho phép đếm lên hay xuống (thấp) - Chân RC (ripple clock) xung rợn sẽ xuống thấp khi đếm hết số; được dùng cho việc nối tầng và xác định tần số của xung max/min khi nối tới chân LD (load) của tầng sau. Cách nối tầng như sau : chân RC của tầng trước nối tới chân ck của tầng sau, khi này tuy mỗi mạch là đếm đồng bộ nhưng toàn mạch là đếm bất đồng bộ. Cách khác là chân RC của tầng trước nối tới chân EnG của tầng sau, xung ck dùng đồng bộ tới các tầng. Nhóm 74LS192, LS193 LS192 là mạch đếm chia 10 còn LS193 là mạch đếm chia 16 Cả 2 loại đều cấu trúc chân như nhau và đều có khả năng đếm lên hay xuống Khi đếm lên xung ck được đưa vào chân CKU còn khi đếm xuống xung ck được đưa vào chân CKD Khi đếm lên hết số chân Carry xuống thấp, khi đếm xuống hết số chân Borrow xuồng thấp. 2 chân này dùng khi cần nối tầng nhiều IC Đặc biệt mạch có thể đặt trước số đếm ban đầu ở các chân ABCD và chân LD xuống thấp để cho phép nạp số ban đầu. Nhóm 74HC/HCT4518 và 74HC/HCT4520 Đây là 2 IC đếm đồng bộ họ CMOS dùng FF D về hoạt động cũng tương tự như những IC kể trên nhưng vì cấu tạo cơ bản từ các cổng logic CMOS nên tần số hoạt động thấp hơn so với những IC cùng loại bù lại tiêu tán công suất thấp. 4518 là IC đếm chia 10 còn 4520 là IC đếm chia 16 Cấu trúc chân và đặc tính của chúng như nhau Chân nhận xung ck và chân cho phép E có thể chuyển đổi chức năng cho nhau do đó mạch có thể tác động cạnh xuống hay cạnh lên Mạch cũng cho phép nối tầng nhiều IC khi nối Q3 của tầng trước tới ngõ E của tầng sau. Page 3BÀI 6: MẠCH ĐẾM VÒNG 3.1 Đếm vòng Mạch đếm vòng có cấu trúc cơ bản là thanh ghi dịch với ngõ ra tầng sau cùng được đưa về ngõ vào tầng đầu. Hình dưới là mạch đếm vòng 4 bit dùng FF D. Hình 3.3.22 Mạch đếm vòng 4 bit Nhưng để ý rằng, khi mới bật nguồn cho mạch đếm chạy, ta không biết bit 1 nằm ở ngõ ra của tầng nào. Do đó, cần phải xác lập dữ liệu dịch chuyển ban đầu cho bộ đếm. Ta có thể dùng ngõ Pr và Cl để làm, như là đã từng dùng để đặt số đếm cho các mạch đếm khác đã nói ở trước, giả sử trạng thái ban đầu là 1000 vậy ta có thể reset tầng FF 3 để đặt Q3 mức 1, các tầng khác thì xoá bằng clear. Có thể dùng mạch tạo xung để nạp dữ liệu ban đầu như sau : Hình 3.3.23 Mạch nạp số ban đầu cho mạch đếm vòng Giả sử ban đầu chỉ cho D0 = 1, các ngõ vào tầng FF khác là 0. Bây giờ cấp xung ck đồng bộ khi ck lên cao, dữ liệu 1000 được dịch sang phải 1 tầng do đó Q0 = 1, các ngõ ra khác là 0. Tiếp tục cho ck xuống thấp lần nữa, Q1 sẽ lên 1, các ngõ ra khác là 0. Như vậy sau 4 nhịp xung ck thì Q3 lên 1 và đưa về làm D0 = 1. mạch đã thực hiện xong 1 chu trình. Trạng thái các ngõ ra của mạch như hình sau: Hình 3.3.24 Dạng sóng minh hoạ mạch đếm vòng Hình trên cho thấy rằng, dạng sóng các ngõ ra là sóng vuông, dịch vòng quanh, chu kì như nhau nhưng lệch nhau đúng 1 chu kì xung vào Ck. Số đếm ra là 1, 2, 4, 8 không phải là số xung vào (như bảng trạng thái đếm phía dưới)
3.2 Đếm Johnson (đếm vòng xoắn) Hình 3.3.25 Mạch đếm vòng xoắn
Ta có thể nạp trạng thái ban đầu cho mạch là 1000 bằng cách sử dụng ngõ Pr và Cl giống như ở trên. Dạng sóng các ngõ ra cũng giống như trên, hơn thế nữa, nó còn đối xứng giữa mức thấp với mức cao trong từng chu kì Hình 3.3.26 Dạng sóng mạch đếm vòng xoắn Page 4BÀI 7: THIẾT KẾ MẠCH ĐẾM Tuy thiết kế không phải là nội dung chính mà tài liệu phải đề cập như ở đây sẽ nêu một vài bài toán thiết kế điển hình giúp sinh viên có thể hiểu sâu hơn về mạch logic tuần tự. Trở lại hình 3.3.19 đấy là mạch đếm đồng bộ chia 10 (MOD 10). Người ta đã dùng mạch đếm mod 16 kết hợp với một số cổng logic để tạo việc reset khi ngõ ra hiển thị số 10. Quá trình đếm chỉ diễn ra theo thứ tự trong các trạng thái từ 0 đến 9, như vậy mạch đến với chu kỳ đếm là 10. Có thể thiết kế mạch đếm theo cách khác với cách ở trên theo dạng lập bảng trạng thái kết hợp với bìa Karnaugh. Cách này rất rõ ràng trình tự, nó có thể thiết kế với số mod bất kì, dạng FF tuỳ ý, đếm lên hay đếm xuống cũng được, thậm chí số đếm không theo trình tự gì cả. Minh hoạ việc thiết kế qua ví dụ sau. BÀI TOÁN 1: Ví dụ thiết kế mạch đếm lên đồng bộ mod 8 dùng FF JK minh hoạ như hình sau: hình 3.3.27 giản đồ mạch đếm lên mod 8 Trước hết hãy cùng tìm hiểu về sự chuyển tiếp trạng thái ở ngõ ra Q: Giả sử ngõ ra Q đang ở 0, bây giờ ta muốn khi có xung ck thì Q lên 1. Dựa vào bảng trạng thái của FF JK thì J = 1, K = 0 hay J = 1, K = 1 (trường hợp Qn+1 = 1 với Qn chính là Q đang ở 0 trước đó). Tóm lại khi Q từ 0 chuyển lên 1 thì cần J = 1, K = X (X bằng 0 hay 1). Lý luận tương tự thì : Q từ 1 chuyển về 0 cần J = X, K = 1 Q từ 0 giữ nguyên là 0 cần J = 0, K = X Q từ 1 giữ nguyên là 1 cần J = X, K = 0 Cả bốn trường hợp chuyển trạng thái của Q được tóm tắt như bảng dưới đây (được gọi là bảng trạng thái kích ngõ vào của FF JK ) : Giống như vầy, bạn có thể lập được bảng trạng thái kích ngõ vào của các FF SR, FF D, FF T Sau khi đã nắm vững quy tắc chuyển trạng thái của FF ở trên ta mới bắt đầu đi vào bài toán ở ví dụ trên : Do mạch đếm có tất cả 8 trạng thái ngõ ra nên ta cần 3 FF, chọn FF JK. Có thể tóm lượt nội dung cần thiết kế qua mạch logic sau: Nhiệm vụ của bài toán là tìm ra mạch logic X để mạch trên thoả mãn các yếu tố: - Mạch có số đếm từ 000 đến 111 nên Qn+1 sẽ là 001 đến 000 (111 reset về 000) - Từ trạng thái ra dựa vào bảng trạng thái kích ngõ vào ở phần trên ta có thể xác định được logic cần thiết ở ngõ vào J, K của 3 tầng FF để khi có xung kích ck thì chuyển lên trạng thái tiếp theo. Với các ngõ vào của X là các ngõ ra của các FF và các ngõ ra của X lại là các ngõ vào kích của các FF, ta có bảng chuyển trạng thái của X khi đếm: Bây giờ, lập bìa K với Q0, Q1, Q2 là các biến ngõ vào trong khi các ngõ J, K của 3 tầng FF lại trở thành ngõ ra. Bìa K cho 6 ngõ ra như sau : Từ đây, rút gọn biểu thức ta được các hàm logic diễn tả mạch logic X: J0 = K0 = 1 J1 = K1 = Q0 J2 = K2 = Q0Q1 Nối mạch X vừa tìm được vào mạch trên cụ thể: hai ngõ vào J, K của mỗi FF được nối chung với nhau (thành ngõ vào T), FF 0 có ngõ T nối lên cao, FF1 có ngõ vào T nối đến ngõ ra Q0 còn FF 2 có ngõ vào T là ngõ ra cổng And mà 2 ngõ vào là Q0 và Q1. Kết quả cuối cùng là mạch đếm như hình sau Hình 3.3.28 mạch đếm mod 8 BÀI TOÁN 2: Thiết kế mạch đếm lên/xuống mod 4 dùng FF JK để điều khiển động cơ bước. Trên thực tế, người ta đã chế tạo được các vi mạch đếm rất đa dạng và có thể đáp ứng được một cách khá đầy đủ các nhu cầu thực tiễn và làm việc rất ổn định. Do đó, việc thiết kế mạch đếm sẽ chỉ mang yếu tố củng cố kiến thức về FF nếu như không có các ứng dụng như ví dụ sau: Thiết kế mạch điều khiển tốc độ và đảo chiều quay động cơ bước. * Tìm hiểu động cơ bước (step motor) Động cơ bước là động cơ quay từng bước thay vì chuyển động liên tục. Các cuộn dây cảm trong động cơ sẽ cần được cấp dòng và ngắt dòng theo một trình tự cụ thể để hình thành nên bước quay; và tín hiệu điều khiển dạng số điều khiển đóng cắt dòng điện trong các cuộn dây của động cơ. Động cơ bước rất thông dụng và được sử dụng trong nhiều lĩnh vực đặc biệt đòi hỏi điều khiển chính xác như đầu đọc ghi ở đĩa từ, điều khiển đầu in ở máy in, trong tay máy, người máy (có công suất bé) … Hình 3.3.29 Động cơ bước Hình trên là sơ đồ một động cơ bước đặc trưng với 4 cuộn dây từ tính. Để cho chính xác, cuộn 1 và 2 phải luôn ở trạng thái ngược nhau (tức là cuộn 1 được cấp điện thì cuộn 2 ngắt và ngược lại như vậy ta có thể nối tới 2 đầu ra Q vào của một FF JK. Tương tự với cuộn 3 và 4 cũng phải ngược trạng thái như giữa cuộn 1 và 2. Để đảo chiều quay người ta dùng một ngõ điều khiển chọn chiều quay cho động cơ và kí hiệu là C. Ngõ C độc lập với việc chuyển trạng thái hiện tại và kế tiếp của các ngõ ra. * Thiết kế mạch điều khiển Như vậy có thể tóm lượt bài toán như sau: Tín hiệu điều khiển tốc độ là fx và đảo chiều quay là C, khi thay đổi hai tín hiệu này mạch sẽ thay đổi tốc độ và chiều quay tương ứng. Dùng 2 FF JK để thiết kế mạch đếm lên/xuống tương ứng với đảo chiều quay nhớ vào mạch giải mã 4555/4556 (lựa chọn một trong hai IC này tuỳ thuộc vào mạch đệm lái các cuộn dây động cơ bước). Như vậy mạch đếm cần thiết kế có thể tóm lược như sau: Lập bảng trạng thái logic với QA = A và QB = B và C là ngõ vào chọn chiều quay, tính toán tương tự như bài táon trước ta có:
KA = C + C.B JB = C + C.A KB = CA + C * Kết quả Cuối cùng ta có cấu trúc mạch với đầy đủ các ngõ vào ra Hình 3.3.30 Giản đồ đếm cho động cơ bước Hình 3.3.31 Mạch đếm dùng trong hệ điều khiển động cơ bước Page 5BÀI 8: ỨNG DỤNG MẠCH ĐẾM Mạch đếm chia 2 hay không chia 2 ( đếm chia 10, đếm chia 6, đếm chia cho 12), không đồng bộ hay đồng bộ, được ứng dụng rộng rãi ở nhiều lĩnh vực. Ỡ các ứng dụng như vậy mạch đếm được dùng kết hợp với nhiều loại mạch khác như dao động, so sánh , giải mã,.. Phần này chỉ nêu một số loại mạch ứng dụng chính của mạch đếm và để được đơn giản, chúng sẽ được trình bày ở dạng sở đồ khối. Hơn nữa, ngày nay có nhiều IC tích hợp quy mô lớn hay rất lớn (LSI, VLSI) kết hợp nhiều chức năng khiến mạch trở nên đơn giản hơn, nhưng ở đây chỉ dùng các IC rời vì dễ trình bày nguyên lí. 5.1 Đếm nhiều hàng hay chia tần số liên tiếp Khi đếm số lượng để hiển thị ra số thập phân thường phải dùng nhiều mạch đếm chia 10, chẳng hạn 7490. Mạch đếm đầu tiên nơi có xung đếm vào là hàng đơn vị, mạch đếm tiếp theo là hàng chục, tiếp theo nữa là hàng trăm. Ta cũng có thể nói mạch đếm có nhiều số, số có giá trị thấp nhất là LSD và số có giá trị cao nhất là MSD. Ví dụ để đếm từ 0 lên đến 999 thì cần 3 mạch đếm mắc nối tiếp. Với số đếm tối đa là 999 thì tuỳ theo dấu thập phân nằm ở đâu mà có các trị số 999, 99.9, 9.99, .. Số đếm ở các mạch đếm được đưa vào khối hiển thị gồm mạch giải mã và các đèn hiển thị (xem chừng 9). Ở mạch hình khi mạch đếm 7490 thứ 1 đã đếm đầy tức đạt đến số đếm 1001 = 910, thì nếu có thêm một xung vào nữa mạch đếm sẽ tự động reset về 0 tức ngõ ra QD của nó sẽ từ 1 xuống 0 tạo cạnh xuống đến ngõ vào CLKB của mạch đếm 7490 thứ làm ngõ ra của mạch đếm này là 0001 = 1. Số đếm lúc bây giờ của 2 mạch đếm là 1010. Tiếp tục như thế mạch đếm lên 11 … 19 rồi 20 , 21 ….29, 30, 31… Hình 3.3.32 Mạch đếm 2 hàng Các chân IC đếm, sự nối mạch và các xung vào phải được thực hiện đồng bộ mạch mới hoạt động. Ngoài ra, còn phải sắp xếp ngõ xoá để xoá mạch khi cần. Ở hình vẽ là một cách như vậy : khi mới mở điện tụ chưa nạp điện nên ngõ xoá ở cao để xoá các mạch 5đếm, sau thời gian ngắn (vài us), tụ nạp gần đủ điện khiến ngõ xoá xuống thấp cho phép các mạch đêm đêm lên, mỗi khi cần xoá mạch thì ấn nút để đưa ngõ xoá lên cao trong chốc lát. Mặt khác mạch đếm cơ bản là mạch chia tần nên trong nhiều ứng dụng mạch 5đếm được dùng như mạch 5chia tần. Ví dụ với hai mạch đếm thập giải mắc nối tiếp như hình trên thì tần số ngõ ra ở QD của 7490 thứ 2 là 1/100 tần số của xung vào. Dùng các ngõ ra khác thay vì QD hay dùng các IC đếm không phải thập giai (như 7493, 7492…) ta sẽ có sự chia tần mong muốn. <về đầu trang> 5.2 Mạch đếm sự kiện Các IC đếm thường được coi là trung tâm của các mạch đếm biến cố hay sự kiện chẳng hạn đếm số xe vào bãi, số người đi qua cửa, số sản phẩm đi trên băng truyền được đóng gói. Hình dưới minh hoạ cho một mạch đếm như vậy Ta sẽ phải cần mạch phát hiện hay cảm biến để chuyển đổi những thay đổi của các hiện tượng trên thành xung điện kích cho mạch đếm. Nếu cần, có thể thêm mạch lọc nhiễu, khuếch đại và chuyển đổi để phù hợp với ngõ vào IC đếm Khi nhận được xung kích vào chân ck, IC đếm sẽ đếm lên ,tuỳ theo giới hạn số xung vào mà ta có thể nối chồng thêm nhiều IC đếm để cho số đếm lớn hơn. Mạch giải mã và hiển thị như đã biết sẽ cho phép biết được số người đã đi vào cổng Giả sử yêu cầu đề ra là chỉ cho phép 99 người vào, như vậy cũng cần thêm 1 mạch báo tràn để khi số người vượt quá số đếm của mạch (mạch sẽ reset) thì led sẽ sáng và như hình vẽ ta có thể lấy mức tín hiệu tràn này để điều khiển mở nguồn cho 1động cơ để đóng cửa lại. Ơ đây thiết kế tới số đếm là 99 bạn cũng có thể thiết kế số đếm tuỳ ý, khi này phải dùng các mạch đếm phù hợp, các cổng logic thêm vào cho phép báo tràn ở một số tuỳ ý (thiết kế tổ hợp ngõ ra) Hình 3.3.33 Hình minh hoạ mạch đếm sự kiện <về đầu trang> 5.3 Mạch đếm tần Máy đếm sự kiện (đếm tích luỹ) ở trên có thể được thêm một số mạch điện để trở thành máy đếm tần số (frequency counter). Máy đếm tần số đầy đủ khá phức tạp. Ở đây chỉ trình bày nguyên lí của máy đếm tần số đơn giản. Hình dưới là sơ đồ khối mà phần trung tâm gần giống như máy đếm sự kiện Hình 3.3.34 Các khối mạch đếm tần Trước tiên là mạch dao động, ví dụ dao động cổng logic mà ta đã được biết, và chia tần số xuống để có tín hiệu TTL đối xứng ở tần số 0,5Hz. Đây là tín hiệu điều khiển có chu kỳ là 2s với thời gian ở cao là 1w và ở thấp là 1s. Ở đầu chu kỳ tín hiệu xung mở cổng(từ mạch dao động chia tần) lên cao mở cổng And cho xung vào khối đếm (sau khi đã được xử lí như khuếch đại, lọc, nắn dạng ở mạch giao tiếp) và mạch đếm đếm lên sau đúng 1s xung mở cổng xuống thấp ngăn không cho xung vào khối đếm. Đồng thời khi xung mở cổng vừa xuống thấp mạch tạo xung chốt sẽ tạo xung hướng dương hẹp để chốt số đếm của khối đếm vào khối chốt (khối chốt cơ bản là các FF D), ở đây số đếm được lưu giữ cho đến khi số đếm mới được chốt vào. Số đếm đã chốt được giải mã và hiển thị. Vì cổng And chỉ mở đúng 1s nên nếu có n xung vào thì số đếm là n và tần số là n Hz. Do đó mạch ở hình trên cho phép đo tần số từ 0 Hz lên đến 9999 Hz. Trên tần số 9999 Hz (từ số xung vào khối đêm trong 1s lớn hơn 999 xung) đèn báo tràn sẽ sáng (hoặc một cách báo tràn nào khác ví dụ như nhảy toàn một số hay hiện lên số 1 ở hàng cao nhất tức MSD). Khi xung mở cổng từ cao xuống thấp và số đếm được chốt vào như nói ở trên thì cạnh xuống của xung mở cổng qua mạch dao động đa hài đơn ổn để cho xung ra có cạnh xuống trì hoãn một thời gian ngắn so với cạnh xuống của xung vào, cạnh cuống của xung ra đến mạch tạo xung reset để phát ra xung reset thích hợp cho các mạch đếm và mạch báo tràn. Sau đó xung mở cổng lại lên cao và xung vào được đếm trong đúng 1s . , sau đúng 1 s xung mở cổng xuống thấp và số đếm lần 2 được chốt vào. Trong suốt thời gian xuống thấp và ở cao trở lại, tổng cộng 2s, máy vẫn hiển thị số đếm lấn 1. Khi số đếm lần 2 được chốt vào máy sẽ hiển thị số đếm lần 2 mà có thể giống hay khác trước. Mạch tiếp tục hoạt động theo chu kì ở trên. 5.4 Đồng hồ số : Phần này trình bày về đồng hồ số dạng linh kiện rời. Thực ra giờ đây mạch dạng này không còn được sử dụng nữa vì công nghệ tích hợp đã cho phép tạo ra các đồng hồ số nhỏ gọn đỡ tốn điện, nhiều chức năng hay có thể dùng vi điều khiển vi xử lí để lập trình cho đồng hồ số. Tuy nhiên đồng hồ số dạng này cho phép người học hiểu được nguyên lí và biết được ứng dụng thực tế của mạch đếm nên vẫn được nêu ra ở đây. Sơ đố khối của mạch như hình dưới đây : Hình 3.3.35 Khối đồng hồ số (kiểu cũ) Nguồn dao động tần số 1 Hz cung cấp cho ngõ kích ck được lấy từ mạch dao động thạch anh kết hợp cổng logic (nếu muốn chính xác), lấy từ dao động 555 (nếu muốn tương đối chính xác) hay lấy từ lưới điện xoay chiều 220V/50Hz chia áp, lọc, nắn dạng và chia tần cũng được. Tần số 1Hz kích cho mạch đếm 7490 cho phép hiển thị hàng giây ở led 7 đoạn cùng lúc chia 10 ở ngõ ra QD cung cấp xung cho mạch đếm sau, tức là tần số chia còn 0,1Hz Tương tự tần số 0,1Hz kích cho 7492 đếm để hiển thị hàng chục giây ở led 7 đoạn, động thời chia 6 ở ngõ ra để tạo xung kích cho hàng phút Cứ vậy cách chia và hiển thị ở trên cho phép chia tần số tới 1/giờ và hiển thị tới hàng giờ. Để hiển thị hàng chục giờ (chỉ là 0 hay 1) thì cần dùng 1 FF JK là đủ (đếm mod 2 dùng 1 nửa IC 74LS73) : khi QD của 7490 kế trước từ cao xuồng thấp (sau khi đã đếm đủ 9) thì sẽ tạo xung kích cho FF JK này làm nó lật trạng thái ngõ ra, tức là Q lên cao làm sáng số 1. Khi ngõ ra Q0, Q1 của 7490 và ngõ ra Q của nửa 74LS73 đầu (FF JK đầu) đều lên 1 thì khi này đồng hồ chỉ báo 12 giờ 59 phút 69 giây cộng 1 giây và ngõ ra của cổng Nand xuống thấp xoá FF và xoá mạch đếm 7490 kế đó. Hai hiển thị gắn với 2 mạch này quay về 0. Để hiển thị chữ AM, FM ta dùng FF JK thứ 2 của 74LS73 : khi Q của FF JK đầu xuống thấp thì Q của FF JK thứ 2 lên cao, mức này cho phép hiển thị chữ AM, còn khi Q của FF JK đầu xuống thấp một lần nữa thì khi nàyĠ của FF JK thứ 2 sẽ lên cao tức là chữ PM được thấy còn chữ AM mất. Hiển thị AM/PM đơn giản chỉ là cấp mức áp cao để phân cực cho led hình AM/PM không phải dùng mạch giải mã như ở các hàng trước. |
